PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-154388

(43)Date of publication of application: 13.06.1990

(51)Int.CI.

G11C 11/22 G11C 11/42

H01L 27/10

(21)Application number: 63-321639

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:

20.12.1988

(72)Inventor: NAGASAKI TATSUO

OMURA MASAYOSHI WATANABE HITOSHI YOSHIMORI HIROYUKI IMAIDE SHINICHI

IMAIDE SHINICHI IKUTA HIDETSUGU

YANAGISAWA KAZUMUKI

(30)Priority


Priority number: 63170471

Priority date : 08.07.1988

Priority country: JP

(54) FERROELECTRIC MEMORY AND ITS DRIVING AND MANUFACTURING METHOD (57)Abstract:

PURPOSE: To simplify the recording and reading-out position control and improve the information recording and reading-out speeds by connecting the 1st and 2nd stripe electrodes with common electrodes and, at the same time, providing switching means which selects electrodes out of the stripe electrodes. CONSTITUTION: The 1st stripe electrode is constituted of plural stripe electrodes arranged in parallel with each other on one surface of a ferroelectric thin film 3 and the 2nd stripe electrode 5 is constituted of plural stripe electrodes arranged in parallel with each other on the other surface of the thin film 3 in the direction intersecting the electrodes 4. Common electrodes 6 and 7 are respectively provided along the arranged directions of the electrodes 4 and 5 at positions apart from end sections of the electrodes 4 and 5. Switching means 8 and 9 respectively connect the electrodes 4 and 5 with the electrodes 6 and 7 and, at the same time, select electrodes out of the electrodes 4 and 5. Therefore, the recording and reading-out position control can be simplified and the information recording and reading-out speeds can be improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 特 許 公 羅(B2)

(11)特許番号

第2788265号

(45)発行日 平成10年(1998) 8月20日

(24)登録日 平成10年(1998)6月5日

(51) Int.Cl. ⁶		微別記号	FΙ		
G11C	11/42		G11C	11/42	В
	11/22			11/22	
H01L	27/10	4 5 1	H01L	27/10	4 5 1

荫求項の数2(全24頁)

(21)出顯番号	特頭昭63-321639	(73) 特許桁音	999999999
	•		オリンパス光学工类株式会社
(22)出頗日	昭和63年(1988)12月20日		京京都渋谷区留ヶ谷2丁目43番2号
		(72)発明者	長崎 遊夫
(65)公開番号	特別平2-154388		東京都渋谷区傍ケ谷2丁目43番2号 オ
(43)公開日	平成2年(1990)6月13日		リンパス光学工業株式会社内
容査請求日	平成7年(1995)12月5日	(72)発明者	大村 正由
(31) 似先松主强番号		(10/30/31	東京都被谷区儲ケ谷2丁目43番2号 オ
(32) 母先日	昭63(1988) 7月8日		リンパス光学工業族式会社内
(33) 優先権主張国	日本(JP)	(72)発明者	波辺 均
(の)をひた郷土が国	14 (JI)	(12/75974)	夏京都渋谷区盛ケ谷2丁目43番2号 オ
		(70) 970 HD 444	リンパス光学工業株式会社内
		(72)発明者	由森特之
			京京都渋谷区留ケ谷2丁目43番2号 オ
			リンパス光学工業株式会社内
			最終頁に腕く

(54)【発明の名称】 強窮団体メモリ及びその風動方法、製造方法

(57)【特許請求の範囲】

【請求項1】強誘電体薄膜と、この強誘電体薄膜の一方 の面に格子状に配列した複数の短冊状の電極からなる第 1ストライプ電極と、この第1ストライプ電極と互いに 交差するように上記強誘電体薄膜の他方の面に格子状に 配列した複数の短冊状の電極からなる第2ストライプ電 極と、上記第1ストライプ電極および上記第2ストライ ブ電極から所望の電極を選択する切替え手段とを有する 強誘電体メモリにおいて、

て接地されており、

上記切替手段は、上記第1ストライプ電極の配列方向に 沿ってストライプ電極の端部から離間して設けられた相 互に分離した複数の電極部からなる第1共通電極と、上 記第1ストライプ電極の選択されたストライプ電極を上

記第1共通電極に接続する複数対のスイッチを有するス イッチ手段と、第1増幅器とを備え、

上記第1増幅器は、接地された正の入力端子を有し、上 記第1共通電極の一つの電極部に接続される負の入力端 子と、フィードバック抵抗器を介して上記第1共通電極 の他の電極部に接続されている出力端子と、上記第1共 通電極の複数の電極部に接続され選択された上記スイッ チとから、フィードバック回路を構成することを特徴と する強誘電体メモリ。

上記第1及び第2ストライプ電極は、全て抵抗器を介し 10 【請求項2】上記切替手段は、更に、上記第2ストライ プ電極の配列方向に沿ってストライプ電極の端部から離 間して設けられて相互に分離した複数の電極部からなる 第2共通電極と、上記第2ストライプ電極の選択された ストライプ電極を上記第2共通電極に接続する複数対の スイッチを有するスイッチ手段と、第2増幅器と、駆動 回路とを備え、

上記第2 増幅器は、上記駆動回路の出力が接続される正 の入力端子を有し、上記第2共通電極の一つの電極部に 接続される負の入力端子と、上記第2共通電極の他の電 極部に接続される出力端子と、上記第2共通電極の複数 の電極部に接続され選択された上記スイッチとから、フ ィードバック回路を構成することを特徴とする請求項1 記載の強誘電体メモリ。

3

【発明の詳細な説明】

[産業上の利用分野]

この発明は強誘電体材料を情報記録媒体 (メモリ) に 用いた強誘電体メモリおよびその駆動方法、製造方法に 関する。

[従来の技術]

強誘電体材料はヒステリシス特性を有し、との特性を 利用してデータを記憶できることが一般に知られてい る。第50図はこのヒステリシス特性に示す図であり、横 軸は電解E、縦軸は分極状態Pを表している。図におい て、電界が0のときの分極にはAとCの2つの状態があ り、それぞれにデジタル信号の"1"と"0"を対応させ る。すなわち、Aの状態のときに"1"信号が記憶され、 Cの状態のときに"0"信号が記憶される。

いま、この強誘電体に"1"信号が記憶され、分極がA の状態であるとする。このとき、正方向の読出しパルス Eを加えると、分極はAからBに移り再びAに戻るが、 この部分は傾斜が緩やかであるので容量値C の変化は小 さい。これに対して、強誘電体に"0"信号が記憶され、 分極がCの状態にあるときに、正方向の読出しパルスE。 を加えると、分極がCからDに移り再びCに戻る。この CからDの部分の傾斜は大きいので容量値Cの変化が大 30 きくなる。したがって、この容量値の違いにより、"1" 状態の時は出力が小さく、"0"状態のときは出力が大き くなるので、"1"と"0"の状態を判別してデータを読出 すことができる。

ここで、図から判るように、強誘電体の分極状態を "0"から "1"にするためには、E。の電圧を有する記録バ ルスを印加し、"1"から"0"にするためには、-E.の電 圧を有するパルスを印加すればよい。

そこで、従来、上記のような強誘電体のヒステリシス 特性を利用して強誘電体を情報記録媒体として用いた先 40 スイッチ手段と、第1増幅器とを備え、 行技術に特開昭55-126905号,特開昭57-117186号、特 開昭59-215096号、特開昭59-215097号等がある。この ような強誘電体メモリに対して情報の記録、読出しを行 なう1つの方法として、例えば、上記特開昭59-215096 号には第51図に示すように基板72上に透明電極73,75に 挟まれた強誘電体薄膜74を積層して構成した強誘電体メ モリ71に電圧を印加しつつ光導電体の選択した部分に光 ビーム76を照射してその部分を分極させて情報を記録 し、読出時にはこの選択部分に再び光ビームを照射し、

すものが示されている。

[発明が解決しようとする課題]

上記従来例は強誘電体メモリの表面上に光ビームを照 射してこの光ビームを操作することで、順次情報の記録 または読み出しを行うものである。とのように強誘電体 メモリの表面上に直接光ビームを照射して情報の記録、 読出しを行うものであるが、強誘電体メモリにおいて情 報記録位置は特定されておらず記録位置の制御は光ビー ムの操作位置を機械的に制御することにより行われてい 10 る。そのため光ビームの位置ずれにより、隣接する記録 部に誤って情報を記録読み出しをすることがないように 光ビームを操作する位置制御を正確に行う必要があり、 記録密度を向上しようとすればするほど、ますます位置 制御に正確さが要求され、そのための機構が複雑にな

そとで、との発明は強誘電体メモリの情報記録位置を 常に特定することが可能で、また、強誘電体メモリの隣 接する記録位置からのクロストークを防止してSN比を向 上させ、選択した記録位置に対する情報の記録、読出し 20 を確実かつ高速に行うことのできる小型で薄型の強誘電 体メモリを提供することを目的とする。

[課題を解決するための手段および作用]

上記目的を達成する為に、この発明は以下のような手 段を講じたものである。

すなわち、強誘電体薄膜と、この強誘電体薄膜の一方 の面に格子状に配列した複数の短冊状の電極からなる第 1ストライプ電極と、この第1ストライプ電極と互いに 交差するように上記強誘電体薄膜の他方の面に格子状に 配列した複数の短冊状の電極から第2ストライブ電極 と、上記第1ストライプ電極および上記第2ストライプ 電極から所望の電極を選択する切替え手段とを有する強 誘電体メモリにおいて、

上記第1及び第2ストライブ電極は、全て抵抗器を介 して接地されており、

上記切替手段は、上記第1ストライプ電極の配列方向 に沿ってストライプ電極の端部から離間して設けられて 相互に分離した複数の電極部からなる第1共通電極と、 **上記第1ストライプ電極の選択されたストライプ電極を** 上記第1共通電極に接続する複数対のスイッチを有する

上記第1増幅器は、接地された正の入力端子を有し、 上気第1共通電極の一つの電極部に接続される負の入力 端子と、フィードバック抵抗器を介して上記第1共通電 極の他の電極部に接続されている出力端子と、上記第1 共通電極の複数の電極部に接続され選択された上記スイ ッチとから、フィードバック回路を構成するようにした ものであります。

また、上記切替手段は、更に、上記第2ストライブ電 極の配列方向に沿ってストライプ電極の端部から離間し 分極による光の屈折,干渉,偏向を利用して情報を読出 50 て設けられて相互に分離した複数の電極部からなる第2

共通電極と、上記第2ストライプ電極の選択されたストライプ電極を上記第2共通電極に接続する複数対のスイッチを有するスイッチ手段と、第2増幅器と、駆助回路

ッチを有りるスイッチ手段と、用と理幅器 とを備え、

上記第2増幅器は、上記駆動回路の出力が接続される正の入力端子を有し、上記第2共通電極の一つの電極部に接続される負の入力端子と、上記第2共通電極の他の電極部に接続される出力端子と、上記第2共通電極の複数の電極部に接続され選択された上記スイッチとから、フィードバック回路を構成するようにしたものである。

上記の手段によればデータは第1ストライプ電極と第2ストライプ電極が交差した記録位置(メモリセル)に残留分極として記録されるので、データの記録位置が特定され、また、隣接するメモリセル間でのクロストークを防止することができ、データの記録,読出しが確実かつ高速に行われる。

[実施例]

以下、この発明を実施例に基づいて説明する。

第1図はこの発明における一実施例を示す図である。 図に示すように、強誘電体メモリ1は絶縁性と機械的強 20 度を保持するための厚さ200 µmの基板の表面上に積層 された厚さ0.3µmの強誘電体薄膜3から成る。上記基 板2の材料としてはガラス、セラミックス、金属、高分 子材料、半導体材料等から用途に適して選択され、上記 強誘電体薄膜3の材料としてはPZT(ジルコンチタン酸 鉛)やBaTiO。(チタン酸パリウム)やKNO。等の無機材 料、またはフッ化ビニリデン系共重合体の様な高分子材 料が使用される。上記基板2と強誘電体薄膜3の間には 格子状に配列した短冊状の複数の電極からなる第1スト ライブ電極4が設けられ、強誘電体薄膜3を挟んだ反対 30 側の面には第1ストライプ電極4の配列方向と直交する ように格子状に配列した第2ストライブ電極が設けられ ている。この第1,第2ストライプ電極4,5はAIまたはTiW またはMo-Ta等からなり、厚さ0.1μmで、電極の幅お よび隣接する電極の間隔は共に0.5µmで等間隔に設け られている。そして、上記第1,第2ストライプ電極4,5 の端部から離間した基板2上には、共通電極6と7が図 に示す様にストライプ電極4,5のそれぞれの配列方向に 沿って設けられている。そして、上記共通電極6,7とス トライプ電極4,5の端部とを接続し、ストライプ電極中 の電極を選択する切替手段として光導電体8,9がそれぞ れ、上記共通電極6,7とストライプ電極4,5の上に、跨が って積層されている。この光導電体8.9の材料としては 応答時間、抵抗値等の点からアモルファスシリコンや結 晶シリコンやPVK (ポリビニルカルバゾール) 等が用い られている。

次にこの強誘電体メモリ1の製造法について第2図を 使って説明を行う。第2図はこのメモリを製造する手順 を示す図である。

(強誘電体メモリの製造方法)

基板2の材料は用いる強誘電体に合わせて選択される。即ち、PZT、BaTiO。等の無機酸化物からなる強誘電体薄膜を形成するときは、結晶配向制御のための高温焼成過程が必要な場合があり有機高分子材料は基板2の材料として適さず、非結晶シリコン、単結晶シリコン、サファイヤ単結晶等のウェハーや他の無機系耐熱素材を基板2として用いることが好ましい。フッ化ビニリデン系共重合体やシアン化ビニリデン系重合体を強誘電体薄膜として用いる場合は塗布成膜及び低温乾燥が可能なため、熱可塑性ポリマー系の材料も基板2として使用することが出来る。

基板2の表面は少なくとも絶縁性でなければならないため、金属系等電気伝導性基板は表面を酸化処理や絶縁性物質、例えば、SiQ、Al,Q等の薄膜を形成して用いればならない。

強誘電体メモリ1の製造の手順として例えば第2図に示すように、(a)~(i)のように行なう。なお、第2図(g)~(i)は(f)のA-A'断面図である。

(a)まず基板2表面にAu、Pt、Ag、Al等の金属良導電体もしくは、ITO等の透明性導電体をスパッタ法、真空蒸着法等の周知の方法によって導電膜10を形成する。次

- (b) 導電膜10表面にレジスト11をスピンコート法により塗布成膜し、
- (c) 第1のストライプ電極4、共通電極6等のパターニングを施したマスク12を通して紫外線照射、電子線照射等により焼付けを行う。レジスト11はメモリ構成、パターン形状によりポジ型、ネガ型のうちいずれを使用しても良い。
- 0 (d)パターン現象後、マスクをはずし非露光部分のレジストを除去した後、
 - (e) 第1のストライブ電極4、共通電極6等を形成するに必要な部分以外の導電膜13をエッチング除去し、
 - (f)最後にレジスト11を除去して第1のストライプ電極4と共通電極6を形成する。
 - (g)光導電体部8は同一平面上に形成された第1のストライブ電極4と、この端部から離間して形成された共通電極6上を跨いで上記(a)~(f)と同様の方法にて積層形成される。この光導電体部8に用いられる光導電性材料としては、主に、結晶性シリコン、非晶質シリコン、Se、CdS、ZnO、等の無機材料、PVK(ポリビニルカルバゾール)或はその誘導体と色素増感剤との併用、PVKとTNF(トリニトロフルオレノン)の組合せ等からなるルイス増感性複合材料、結晶型を制御したメタルフリーフタロシアニン等の有機材料が使用出来、その特性に応じてスパッタ法、真空蒸着法、溶剤塗布法等適宜の手法にて膜形成をすることが出来る。このようにして電極バターンを形成した基板2上に
- (h)強誘電体薄膜3を積層する。強誘電体材料として 50 は前述のようにPZT、PLZT、KNO₃、BaTiO₃等の無機材

料、目的物性に応じて重合比率を制御したフッ化ビニリ デンートリフルオロエチレン共重合体等含フッ素系ポリ マーやシアン化ビニリデン-ビニルアセテート共重合体 等のシアノ基含有ポリマーを主成分とする有機系材料に 大別される。前記無機材料を用いた薄膜形成には、ブラ ズマスパッタ法やイオンビームスパッタ法、真空蒸着法 等のドライ成膜法が主に用いられる。また、電解法等の 湿式成膜や金属アルコキシドを所定の成分比で混合し、 基板2上に溶液塗布後、焼成工程を経てその酸化物結晶 として薄膜形成するゾルゲル法、スピンオン法も適用す ることが出来る。また高分子系有機材料はその化学構造 と組成比に基き、適当な溶媒を選択出来ることにより、 スピンコート法、ディップ法、印刷法等による塗布-乾 燥工程で成膜を行える。さらに、(i)強誘電体薄膜3 上に第1のストライプ電極4に直交する第2のストライ プ電極5を形成する。この方法としては(a)~(f) と同一の手法によっても、また他の周知の手段であって も良い。導電性材料も同様に第1のストライブ電極4と 同じもしくは強誘電体薄膜3との関係を考慮した他の材 料であっても良い。このとき第2ストライプ電極5と同 20 時に第2の共通電極7も形成される。

とのようにして前述した強誘電体メモリ1が形成される。

上記強誘電体メモリ1の構造はこれに限定されるものではなく、さらに第1のストライプ電極4〜強誘電体薄膜3〜第2のストライブ電極5から成るメモリ層14を同様の手順で多層積層することも可能であり、必要に応じて第2のストライブ電極5上に遮光、帯電防止、汚染防止、水分侵入防止等を目的とした保護膜を形成することも出来る。

最後に基板2を所定の大きさに切断し共通電極6,7を 結線して、上記の強誘電体メモリ1が製造出来る。

次にこの構成の強誘電体メモリにデータを記録(ライト)及び読出し(リード)する動作について第3図を使って説明を行う。

まずストライプ電極4と5の幅にほぼ等しい径の光ビームを光ビーム照射手段15,16により光導電体8と9の上にそれぞれ照射して、その照射部分17と18の抵抗値を下げることにより、直交するストライプ電極4と5の中から各1本ずつを共通電極6と7に選択的に導通させる 40とができる。上記光導電体8,9に光ビーム照射手段15,16から光ビームを照射することによりストライプ電極4,5を選択する切換手段19,20を光マルチプレクサーと呼ぶことにする。そして、この共通電極4と5の間に適切な電圧(第50図で示す±E。)をかけることにより、ストライプ電極に交叉している部分の強誘電体薄膜3のデータ記憶部21(以下、メモリセルという)を選択的に分極することができる。共通電極6,7に印加する電圧の極性(+, -)を変えることにより、各メモリセル21に生じてのたのでのできる。

に対応させてデータのライトを行なう。

次にリードの方法を以下に述べる。まず、ライトの場合と同様に、光マルチプレクサー19,20により読出すメモリセル21に該当するストライプ電極4,5に光ビームを照射することによりリードするメモリセル21が選択される

そして、選択されたメモリセル21に第50図に示した読出しバルスECを印加し出力を判別することにより記録されたデータをリードすることができる。

また、選択されたメモリセル21をリードする別の方法としてメモリ全体に熱を加えて、焦電効果により発生した焦電電流を検出する方法がある。焦電電流の極性は分極の方法で決まるため、極性を検出することで記録データをリードすることができる。その他のリード方法としては、メモリ全体に圧力をかけて、圧電効果により発生した電圧を検出する方法がある。圧電気の極性は分極の方向で決まるため、これを検出することで記録データをリードすることができる。

上記のようにして構成された強誘電体メモリ1の記憶容量について説明する。強誘電体薄膜3の面積を現在の半導体メモリの16Mbit (0.5μmルール)のものと同程度 (8mm×15mm)として計算すると、上記ストライプ電極4,5は幅0.5μm間隔0.5μmで設けられているので1つの情報を記録できるメモリセル21は上記面積中に120×10°コ存在できることになる。すなわち、16Mbitの半導体メモリと同程度の面積で120Mbitの記録容量となり、上記単層の強誘電体メモリ1では、従来の半導体メモリの約8倍の記録容量を達成できる。

以上説明した実施例の強誘電体メモリによれば、切替 50 手段としての光導電体に光ビームを照射して第1,第2の ストライプ電極を選択することによりデータの記録、読 出しを行なうをメモリセルを特定することができる。また、情報が記憶される各メモリセルは強誘電体薄膜の上 記ストライプ電極の交叉部分に限定され、それぞれが独 立しているので、隣接するメモリセルにデータが誤って 記録されたり、読出されたりすることがなく、該当する メモリセルデータは確実に記録され、また読出すことが できる。

また、平面上に配列されたメモリセルの情報のリード・ライトを光ビームの1次元的な走査で実現できるため、光ビームの走査と情報のリード・ライトのための光学システム、電気システムの機構が簡単になる。

次に、この強誘電体メモリ1を用いた積層型強誘電体 メモリの具体的な構成について説明する。

電圧(第50図で示す± E。)をかけることにより、ストラ 第4図〜第6図は、それぞれ積層型強誘電体メモリの 大が電極に交叉している部分の強誘電体薄膜3のデータ 実施例を示す説明図である。第4図に示す様に、第1図 に示した強誘電体メモリ1を積層することで積層型強誘 電体メモリ100を構成する。ただし、図に示す様に光マ にもいてきる。共通電極6,7に印加する電圧の極性 電体メモリ100を構成する。ただし、図に示す様に光マ ルチプレクサー19、20の部分は重なり合わないように位る分極の方向を変えて、これをディジタル信号の1と0 50 置をずらして積層する。つまり光ビーム22と23の走査す

るラインを横にずらすことで、積層方向におけるメモリ層の選択を行う。つまりメモリセル21を3次元に選択することができるようになる。

第5図は、光ビーム照射手段28,29を積層型強誘電体メモリ101の表と裏にそれぞれ設け光ビームを積層型強誘電体メモリ101の表裏の両側から照射するようにしたものである。上記第4図に示した積層型強誘電体メモリ100の構成では光ビーム22、23は2つとも上部から当てることになるが、第5図のように構成すると、それぞれ表と裏から光を当てることができるため、光ビーム26、27を照射する光ビーム照射手段28と29がメモリの角でぶつかることがない。ただし、この構成の時の基板2は透明部材もしくは、省略される形となる。

第6図は、他の実施例による積層型強誘電体メモリ10 2を示す説明図である。この実施例は上記第4,5図における積層型強誘電体メモリの各層間の基板2を除いた構成 になっている。この実施例の特徴は強誘電体薄膜30、31 の間に入るストライプ電極32は上下の強誘電体薄膜30、31の電極として共通に使用することができることである。

なお、上記各実施例に示した積層型強誘電体メモリ10 0,101,102の記録容量は積層する枚数を増やすことで大きくなるが、例えば、10層積層した場合には1.2Gbitとなり、同程度の面積の半導体メモリに比べて約80倍の記録容量となる。この10層積層したときでも積層型強誘電体メモリの厚さは基板が在る場合(メモリ100,101)で2~3mm、基板が無い場合(メモリ102)1mm程度にすることができるので、充分に薄型を保ったまま記録容量を増大することができる。

次に上記積層型強誘電体メモリを用いてメモリカード 30 103を構成した実施例について説明を行う。第7図は9 個の積層型強誘電体メモリ100をメモリカード103内に縦 3列、横3列に配列して構成した実施例を示している。 複数の積層型強誘電体メモリ100を配列してメモリカー ドを構成する主な理由は、成膜や電極のエッチング(リ ソグラフィー)については小面積の方が技術的に製作が 容易で本メモリ製造においてかなり有利になるからであ る。光マルチプレクサー19、20の部分は、透明部材34で 覆われている。その他以外の外枠は強度と帯電防止を考 **慮された部材で覆われている。データのリード、ライト** 方式が1bitづつ行なわれるシリアル方式とする場合の各 積層型強誘電体メモリ100の共通電極6、7はAuやAIの ボンディングワイヤー35で基板36上のリード電極37上に 結線してコネクタ38に接続する。この時のコネクタ38の 極数は2極で良いととになる。パラレル方式の場合は第 8図に示す様にパラレル転送する各ピットの割当を積層 方向に対応させ、第9図に示すようなシリンドリカルレ ンズ44で光ビーム45をパラレルに各光マルチプレクサー 19、20公当てることでリード、ライトを行うことができ

ようにボンディングワイヤーで基板上のパラレルビット

に対応したリード電極42上に結線されてコネクタ43に導かれる。この時のコネクタの極数はパラレルビットの数と同じになる。(Fig8では1バイトづつ行なう)

10

次にこのメモリカードの光マルチプレクサー19、20を高速に操作するための実施例を第10図と第11図を使って説明する。以下に述べる機構はメモリをリードライトする装置(メモリドライバー)内に設けるものである。メモリカードのリード、ライトは前述したパラレル方式として説明を行う。

ところで第10図は上記積層型強誘電体メモリをリード ライトする装置に用いられる発光素子アレイ48を示すも のである。この発光索子アレイ48は例えばページプリン タ等の記録ヘッドとして用いられているようなELD(エ レクトロ ルミネッセンス デバイス) またはLED(発 光ダイオード) などからなる発光エレメント46が60μm おきに400個配列されているものである。本実施例では この素子の発光部にシリンドリカルなレンチキュラーレ ンズ47が設けてあり、発光エレメントの配列方向のみ光 20 ビームがフォーカスされているようになっている。そし て配列と直角な方向には、ある幅を保って光が照射され るようになっている。第11図に示すように第10図の発光 **素子アレイ48を積層型強誘電体メモリ100の光マルチブ** レクサー19、20公対応した位置に2次元に配列する。そ してX方向に配列された発光索子アレイ群50とY方向に 配列された発光素子アレイ群51は、互いに機械的に剛性 を持って結合されている。そしてアクチュエータ(図示 せず) により発光エレメントの配列ピッチ分だけをそれ ぞれX方向、Y方向に独立に変位させることができる。 つまり電気的に発光エレメント46を切換えることにより ストライプ電極の選択をすることと、アクチュエータで 発光素子アレイ群50、51を動かすことにより積層強誘電 体メモリ1を選択するので、メモリカード(第8図)の 光マルチプレクサー19、20を髙速に切換操作させること ができる。またこの発光素子アレイ群50,51はフォーカ ス方向にも駆動できてもよい。また、上記発光素子アレ イ48は、発光エレメント46としてELDやLEDのように自ら 発光するものを用いているが、液晶プリンタに用いられ ているような液晶シャッタアレイと光源とを組合せたも 40 のでもよい。

次に切替手段としての光マルチプレクサー19、20の部分を変更した他の実施例を第12~14図によって説明する。

結線してコネクタ38亿接続する。この時のコネクタ38の 極数は2極で良いことになる。パラレル方式の場合は第 8図に示す様にパラレル転送する各ピットの割当を積層 方向に対応させ、第9図に示すようなシリンドリカルレ ンズ44で光ビーム45をパラレルに各光マルチプレクサー 19、20に当てることでリード、ライトを行うことができる。パラレルのピットでとの共通電極41は第8図に示す。50 第12図に示すようにストライブ電極52と共通電極53に よって光導電体54と補助電極55を挟んで積層する。この 時共通電極53は透明電極を使用する。つまり、この共通 電極53の上から光ビームを当てると電極間距離に対し て、光導電体54を挟んで対向する電極面積が大きく取れ るので導通時の光導電体54の抵抗値を非常に小さくする ことができる。また、補助電極55としてAu、AI等の良導 電体を積層しているので、共通電極53の長手方向のイン ピーダンスを下げて時定数を小さくし速い書き込み、読 み出しをすることができる。

第1図は、切替手段として、第1図に示した光導電体 8、9のかわりに光で制御できる半導体スイッチ(例えば光FET)56をIC化して設けた実施例を示している。このように光FET56を用いた実施例においても、上記実施例と同様に光ビームによりリードライトを行なうことができ、同様の効果が得られる。さらに、光FETはCN抵抗が小さく、高速に操作ができるという利点がある。

第14図の実施例は切替手段として電気的にコントロールできる半導体スイッチ57とそれのコントロール部58を基板59上にIC化して設け、その基板59上にストライブ電極60、61と強誘電体薄膜62を積層したものである。この実施例の強誘電体メモリにおいては、電気的にメモリセル21の選択をすることができるので、上記実施例のように光ビームを機械的に操作する手段が不要となり、高速に操作ができる。このように、上記各実施例の強誘電体メモリにおいては、従来のDRAM、SRAM等の半導体メモリに比較してストライブ電極だけで良いため高密度化が可20能であり、強誘電体薄膜の残留分極を利用して記録するので記憶保持のための電力消費のない不揮発性のメモリになる。

次に、上述の強誘電体メモリにおいて、選択されたメモリセルと隣接するメモリセルとの間で生じるクロストークを防止し、SN比を向上させる実施例について説明する。

第15図はクロストークを防止する手段を設けた強誘電体メモリの一実施例を説明するための図、第16図はこの実施例において、選択されたメモリセル21の等価回路を 30示す回路図である。第16図において、Cxは選択された第1ストライプ電極4と選択されていない第2ストライプ電極5との各交点(X方向)のメモリセルの合成容量、C、は選択されていない第1ストライプ電極と選択された第2ストライプ電極との各交点(Y方向)のメモリセルの合成容量である。なお、選択されていないメモリセルによる合成容量Cx、は、第1第2の両ストライプ電極がともにGNDXC接続されているので無視することができる。

第15図に示すように、第1,第2のストライプ電極4,5 と第1、第2の共通電極6,7をそれぞれ接続する切替手段8,9が1本のストライプ電極に対して2つずつ並列に設けられたスイッチ8a,8bまたは9a,9bから構成されている。そして、第1ストライプ電極の各電極に接続されている2つのスイッチ8a,8bの内、一方のスイッチ8aは全て第1の共通電極6を介して読出しまたは、記録バルスを発生するドライバー回路81が接続され、他方のスイッチ8bは全てQNDに接続されている。同様に第2ストライプ電極5の各電極に接続されている2つのスイッチ9a,9bの内、一方のスイッチ9aは第2の共通電極7を介して

12

出力側の増幅器82が接続され、他方のスイッチ9bは、す べてCMDに接続されている。この2つのスイッチ8a,8bま たは9a,9bは、一方のスイッチがONしているときは他方 のスイッチがOFFとなるように連助して助作するスイッ チがある。このように回路を構成することにより、選択 されていないストライプ電極はすべてGNDXC短絡させる ようにしたものである。このとき、ドライバー回路81の 出力インピーダンスを合成容量G、によるインピーダンス (1/ωC,)よりも十分小さくし、また、増幅器82の入力 インピーダンスを合成容量C_xのインピーダンス(1/ω G)よりも十分に小さいものとする。これは、第16図に 示すA点の電圧をドライバー回路81からの出力電圧に対 して低下しないようにして、選択されたメモリセル21に 確実に電圧が印加されるようにし、また、選択されたメ モリセルを通過した電流の大部分を増幅器82に流入する ようにして、確実に選択されたメモリセルのデータを読 出すためである。この実施例によれば、図からわかるよ うに、隣接するメモリセルの容量C、,C、はGNDに短絡され ているので読出し電流の大部分は選択されたメモリセル を通って増幅器に流れこみ、C. C.の影響を受けること なく、すなわちクロストークを生じることなく、正確に 選択されたメモリセルに記憶された情報を読出すことが できる。

第17図は、クロストークを防止する他の実施例を示す 図であり、第18図はこの実施例において選択されたメモ リセルの等価回路を示す図である。第17図に示すよう に、各ストライプ電極はそれぞれ、切替手段8,9と接続 されない方の端部で抵抗Rを介してCNDXC接続される。 そして、前記実施例と同様に各ストライプ電極4,5と第 1,第2の共通電極6,7とをそれぞれ接続する切替手段8,9 として、一本のストライプ電極に対してそれぞれ2つの スイッチ8a,8bまたは9a,9bを並列に設けている。この実 施例において、2つのスイッチは一方がONのとき他方も ONとなり、OFFのときはともにOFFになるように連動して 動作する。そして、第1,第2の共通電極6,7も第1およ び第2ストライプ電極4,5に対してそれぞれ2本ずつ(6 a,6bまたは7a,7b) 設けられている。第1ストライプ電 極4とスイッチ8を介して接続されている第1の共通電 極6a,6bの内一方の共通電極6aは増幅器83の出力端子に 接続され、他方の共通電極66は増幅器83の負入力端子に 接続されている。この増幅器83の正入力端子には読出 し、 書込のパルスを発生するドライバ回路81が接続され ている。また、第2ストライプ電極5とスイッチ9を介 して接続されている第2の共通電極7a,7bの内、一方の 共通電極7aは増幅器82の負入力端子に接続され、他方の 共通電極7bは抵抗Rfを介して増幅器82の出力端子側に接 続されている。また、この増幅器&の正入力端子はGND に接続されている。このように、増幅器82,83はいずれ も負帰還回路を構成している。ところで、切替手段には 50 それぞれON抵抗が存在するため選択されたメモリセルの

30

等価回路は第18図に示すようになる。ここで上述したよ うに増幅器&1,83はいずれも負帰還回路を構成してお り、切替手段のON抵抗r、r、r、r、r、はこの負帰還回路内 に含まれている。そのため増幅器83のオープンループゲ インをα」とすると図のA点からドライバー回路81を見 たときの増幅器の出力インピーダンスはτ./α、とな り、α」がらよりも充分に大きければ出力インピーダン スはほぼ零とみなすことができるので、選択されたメモ リセルを読出すときの電圧がクロストークしている合成 容量C, に影響されず確実に選択されたメモリセルに印加 10 される。また、増幅器&のオープンループゲインをα2 とすると、B点から見た増幅器82の入力インピーダンス は (r, + Rf) /α2 となり、α2 が (r, + Rf) よりも充 分大きいとすれば、同様に零と見なすことができるの で、選択されたメモリセルからの電流はクロストークし ている合成容量な側に流れることなく、大部分が出力側 の増幅器82に流れるので確実に情報を読出すことができ る。この実施例の回路構成によればスイッチの有してい るON抵抗の影響を除去することができるので、上述の実 施例よりも確実に情報を読出すことができる。

次に、この実施例で用いている2本の共通電極6a,6b または7a,7bとのON,OFFを同時に行うことのできる切替 手段の具体的な構成を第19~23図に示す。

第19~21図はいずれも切替手段に光導電体を用いた実 施例を示す断面図である。

第19図に基板2上に設けられたストライプ電極4の上 に、2本の透明電極からなる共通電極6a,6bを光導電体8 a,8bを介して、互いに離間して並列に積層したものであ る。この列においてストライプ電極4と2本の共通電極 6a,6bを同時に導通させるには、2本の共通電極に同時 に照射されるような幅の光ビームを照射すればよい。

第20図は基板2上に設けられたストライプ電極4の上 に、2本の透明電極からなる共通電極6a,6bを絶縁体84 を介して、互いに離間して並列に積層し、この2本の共 通電極6a,6bを覆いストライプ電極4と接続されるよう に光導電体8を積層したものである。この例においても 前記の例と同様な光ビームを照射する。

第21図は基板2上に、2本の共通電極6a,6bを光導電 体8を挟み、さらに、この共通電極の間にストライプ電 極4と接続される透明電極85を挟んで積層したものであ る。2本の共通電極の内、上側の共通電極6aは透明電極 である。この例においては照射する光ビームの幅は、共 通電極1本分の幅でよい。

第22図は切替手段に半導体スイッチを利用した実施例 を示す図であり、第23図は半導体スイッチの一例として のCMOSスイッチを示す図である。

第23図で示すように、切替手段として第1,第2ストラ イブ電極の各電極に半導体スイッチ86を2つずつ並列に 設け、この一対の半導体スイッチ86はそれぞれ共通電極 6a,6bまたは7a,7bに別々に接続され、各スイッチの切換 50 夕信号を受けて±E,(v)の電圧のライトパルスを発生

ゲートにはコントロール部としてのデコーダ87が接続さ れている。そして、このデコーダ87から図示されない制 御回路からの信号に基いて一対のスイッチ毎に切替信号 が切換ゲートに入力されることにより、2つのスイッチ は連動して動作する。との半導体スイッチ86の一例とし てのCMOSスイッチは、第23図に示したように、Tr.,Tr. の2つのOMOSトランジスタからなるスイッチトランジス タ部88と、このスイッチトランジスタの出力に接続さ れ、スイッチトランジスタの約半分の大きさのCMOSトラ ンジスタTr,,Tr,からなる、電荷キャンセルトランジス タ部89とからなる。そしてこの半導体スイッチのVin側 に第1の共通電極6aまたは6bを接続し、Vout側に第1ス トライプ電極4を接続する。そして、Tr,とTr,のゲート 電極およびTr,とTr,のゲート電極がそれぞれ接続される とともに、これらゲート電極にそれぞれ互いに逆相とな る信号が入力されるようにデコーダ87が接続されてい る。また電荷キャンセルトランジスタ部89のTr,,Tr,の ソースードレイン間は短絡されており、ゲートとの容量 のみが利用される。Tr,のゲートには、Tr,のゲートとは 逆相の信号が加わり、Tr.がオフするときのゲート信号 の漏れをTr,で打ち消すようにする。Tr,とTr,の関係も 同様である。この切替手段によれば光ビームを機械的に 操作するための手段が不要になり、高速に動作できる。

ところで、この実施例の回路によれば読出しは確実に 行うことができるのであるが、この回路でそのまま書込 みを行うと選択されたメモリセルとともに隣接する他の メモリセルにも書込みが行われてしまう場合がある。と れは、第18図で示した等価回路においてC、より出力側の 回路を等価的にGNDとみなすとC およびC には同じ値の 電圧が印加されることになるからである。

そこで、読出し時だけでなく、書込み時においてもク ロストークを防止し、読出し、書込みともに確実に行う ことのできる実施例を第24~26図により説明する。

第24図はこの実施例の回路構成を示す図、第25図はこ の実施例の回路のリード・ライトパルスの切替タイミン グを示すタイムチャート図、第26図はこの実施例におい てライト時の選択されたメモリセルの等価回路を示す図 である。

この実施例の回路が上記第17図で示した実施例と異な る所は、リードとライトを切替るゲート信号を入力する 増幅器90と、ライトデータ信号を受けてライトバルスを 発生する比較増幅器91と、ゲート信号によりリード状態 とライト状態を切替るスイッチ92a,92b,92c,92dを設け た点と、抵抗Rを介してGNDに接続されていた第1,第2 ストライブ電極4,5をそれぞれ抵抗Rを介してインピー ダンス変換器93a,93bに接続し、さらに抵抗R, R, R, & 介してCNDに接続した点である。

リードパルスを発生するドライバ回路81がスイッチ92 aを介して増幅器83に接続されている。またライトデー

する比較増幅器91の出力はスイッチ92bを介して増幅器83に接続されているとともに、スイッチ92dおよびアッテネート用の抵抗値の等しい3つの抵抗R, R, R, E介してCNDに接続されている。このアッテネート用の抵抗R、~R, は、さらにスイッチ92cを介してCNDに接続されている。そして、リードとライトを切替るW/Rゲート信号が増幅器90を介してスイッチ92bおよび92dに接続され、また反転増幅器94を介してスイッチ92aおよび92cに接続されている。

この回路において、第25図に示すようなタイミングで 10 W/Rゲート信号, リードパルス, ライトパルスの各信号 が発生すると、スイッチ92aまたは92bおよびスイッチ92 cまたは92からの出力も図に示すようになる。すなわち W/Rゲート信号によりリード状態が選択されたときはス イッチ92aおよび92cがONになりスイッチ92b,92dがOFFに なるのでドライバ回路81からの電圧ECのリードパルスが スイッチ92aを介して出力され、ライト状態が選択され たときは、スイッチ92b,92dがONになり、スイッチ92a,9 2cがOFFになるので、増幅器91からの電圧±E₅のライト パルスがスイッチ92bを介して増幅器83に入力されると ともに、図に示すようにスイッチ92からも出力され る。そしてこのスイッチ92からの出力信号は抵抗R., R, R, に入力され振幅が2/3.1/3にアッテネートされ、イ ンピーダンス変換器93a,93bおよび抵抗Rを介して各ス トライプ電極にくわえられる。ことで第24図に示してい るスイッチ92a~92dの位置はライト状態を示している。

ライト状態の時の選択されたメモリセルの等価回路を第26図に示す。図からわかるように、抵抗R₄~R₅によってアッテネートされた電圧がインピーダンス変換器93a,93bおよび抵抗Rを介して各ストライブ電極に印加され図のA~D点の電圧はそれぞれ、A点が±2/3E₅,B点が±1/3E₅,C点が±E₅,D点が0となるため、クロストークのメモリセルの合成容量C₄,C₄,C₄の両端に加わる電圧はいずれも±1/3E₅となるので、これらのクロストークするメモリセルにすでに記録されているデータに影響を与えることなく、選択されたメモリセルだけに書込みを行なうことができる。

また、このときに出力側の増幅器82の帰還抵抗Rfをバイパスするスイッチ95を設け、このスイッチをONすることにより、帰還率を挙げ、増幅器側の入力インピーダン 40スを下げることにより、D点の電圧をOVにより近づけて、Cにより大きな電圧を印加することができるので、より良好な書込みを行うことができる。

第27図, 第28図は、出力側の増幅器の入力インピーダンスを小さくおさえることのできる具体的な回路を示す図である。

第27図において、96は入力インピーダンスがr,/α2となる帰還型のベース接地増幅器で、97a,97bは、電流源を示しており、97a,97bにそれぞれ等しい電流が流れるようになっている。

16

第28図は第27図の電流源97a,97bの具体的な回路を示す図であり、97b内の3つのトランジスタe,f,gはカレントミラーの関係にあり、電流源 h からトランジスタeを流れる電流と等しい電流がトランジスタf,gに流れる。また、97a内の2つのトランジスタmとnもカレントミラーの関係にあり、この2つのトランジスタm,nにも上記電流と等しい電流が流れ、つまりトランジスタgとnに流れる電流は等しくなる。

このように、出力側の増幅器82を第27図または第28図 に示すような構成とすることにより入力インピーダンス を小さくおさえられ、効率の良い安定した増幅を行なう ことができる。

ところで、切替手段に第14図に示したような半導体スイッチ57を用いる場合には、通常の半導体作製のプロセスにより、上述のような半導体スイッチを作製すると、このスイッチ1ヶ当りの面積は数10μ㎡となり、半導体スイッチの大きさに合わせて、ストライプ電極の幅、ピッチを大きくすると、単位面積当りの記録容量が低下することになり、好ましくない。(上述のようにクロストークを防止するために1本のストライプ電極に対して2つずつスイッチを設ける場合は、さらに面積が大きくなる。)

また、半導体スイッチを並列に基板上に設けると、メモリ部の面積に対して、切替手段が大きくなり、メモリチップ容積が大きくなる。

そとで、切替手段に半導体スイッチを用いた強誘電体メモリ1を実施例に基いて説明する。第29図はこの実施例における強誘電体メモリを示す分解斜視図、第30図はドライブセル層の一例を示す平面図である。

なお、図では説明を簡単にするためドライブセルを5 行5列の25個ずつとした625bitのメモリとしている。

この実施例は第30図に示すように、1本のストライプ電極に端子部により接続され、ストライプ電極60(61)と共通電極6(7)とのON・OFFの切替を行なう半導体スイッチ57を、ドライブセル120内に設け、このドライブセル120を同一平面上に、縦横のマトリクス上に(図では5行5列)に配設してドライブセル層121を形成する。そして、第29図に示すように、第1ストライプ電極4および第2ストライプ電極5とそれぞれ接続される2つのドライブセル層121a,121bを基板2上に、ドライブセル層121a,第1ストライブ電極4,強誘電体薄膜3,第2ストライプ電極5,ドライブセル層121bの順に積層したものである。(実際には各ストライプ電極間およびドライブセルとストライプ電極の間は絶縁層122が設けられているので、断面図は第31図のようになる。)

次に、との実施例では、各ドライブセルの形状を同じものとし、ドライブセル120とストライブ電極との接点部120aが全てのドライブセルで同じ位置になるように(図では左上の角部)しているため、1行ごとにドライブセルを、ストライブ電極のビッチ分ずらして配設す

る。これにより、ドライブセルの最密配置によるメモリ セル数の増加(髙密度化)、半導体作製時のマスクパタ ーン設計簡略化等、プロセス効率の向上等の効果が得ら わる₋

なお、ドライブセル120を第32図で示すように端子部 とスイッチ分で構成し、ストライプ電極との接点部120a を端子部上でずらして行なうようにしてもよい。

この実施例の構成の強誘電体メモリの具体的な製造方 法を以下に説明する。第33図(a)~(j)は、このド ライブセル層を用いた強誘電体メモリの製造工程の一例 10 を説明するための図である。

(a)まず、Si基板130上に周知の半導体プロセスを使 って第1のドライブセル層121aとしてのMOSFETを作る。 図からわかるようにSi基板130上に、イオンを打込み、 ソース拡散層131とドレイン拡散層132が形成され、この 上に絶縁膜133に挟まれて、ソース電極134とドレイン電 極135を介してゲート酸化膜136に覆われたゲート電極13 7が形成されている。ソース電極134およびドレイン電極 135はそれぞれソース拡散層131およびドレイン拡散層13 2に接続されている。また、ゲート電極137はゲート酸化 20 膜136を介してソース拡散層131とドレイン拡散層132に 跨るようにSi基板130上に積層されている。ここでソー ス電極134及びドレイン電極135は後の熱工程に絶えるよ うな材料、例えばMo,W,Ti等の高融点金属またはこれら 金属のシリサイド(MoSi, WSi, TiSi,)を用いている。 ゲート電極137はポリシリコンまたは上記シリサイドか ら形成されている。

(b) CのMOSFET121aの表面を0.5~5 μmの絶縁膜138 で覆うように形成する。この絶縁膜138には常圧CVD(AP ·CVD), 減圧CVD(LP·CVD), またはプラズマCVD(P 30 ·CVD) で形成した、SiO またはPSG(リン珪酸ガラス) 膜を用いる。この絶縁膜138の上にレジスト139を塗布 (コーティング) した後、バックスパッタまたはRIEエ ッチバックによりレジスト139と絶縁膜138の表面の一部 を除去することにより、表面を平坦化する。

(c) 平坦化された絶縁膜138の上面に形成される第1 のストライプ電極4と電気的に接続されソース電極134 との接点部121aとなる部分の絶縁膜138に周知のフォト エッチング技術によりコンタクトホール140を形成す る。

(d) このホール140亿金属等の導電体を充填しコンタ クト141を形成する。金属等を充填するには、例えばW (タングステン)の選択CVD技術を用いる。

(e) 絶縁膜138の上面に電極用金属を0.1~1.0µmの 厚さで積層し、フォトエッチングによってストライプ状 に形成して第1ストライブ電極4を形成する。上記電極 用金属としては、上記高融点金属またはこれら金属のシ リサイドを用いる。リン等の不純物を高濃度にドープし たドープト・ポリシリコンを用いることもできる。第1 ストライブ電極4の内の一本の電極とMOSFET121aのソー 50 ン電極147はそれぞれが拡散層145a,145b公接続され、ま

18

ス電極134がコンタクト141を介して接続されている。

(f)上記工程で第1ストライプ電極4が形成された素 子の表面に(b)の工程と同様にSiQ またはPSC等から なる絶縁膜142およびレジスト143を積層した後、

(g) バックスパッタまたはRIEエッチバックによりレ ジスト143および絶縁膜142を第1ストライプ電極4の上 面まで平滑エッチングして平面を平坦化する。

(h) この平坦化した表面にPZT等からなる強誘電体薄 膜3を所望の厚さに積層する。この強誘電体薄膜3の成 膜方法としてはイオンビームスパッタ法、RFマグネトロ ンスパッタ法、電子ビーム蒸着法、クラスタイオンビー ム法、MOCVD法等が利用できる。なかでも、PTZ、PLZT等の 多元素系酸化物薄膜を形成するためには、薄膜の組成を 制御する上でマルチイオンビームスパッタ法が好まし い。この後、強誘電体薄膜3を結晶化するために600℃ 以上の温度で熱処理を別に行なってもよい。

(i)強誘電体薄膜3の上面に電極用導電体を0.1~1.0 μπの厚さに積層し、フォトエッチングによりストライ プ状の第2ストライプ電極5を上記第1ストライプ電極 と交差する向きに形成する。電極用導電体としては工程 (e)で説明したものと同様の材料を用いる。

(j) 第2ストライプ電極5を覆うように0.5~5 μm の厚さで絶縁膜143を積層し工程(b), (f)と同様 にしてこの絶縁膜143を平坦化する。その後、上記 (c)、(d)の工程と同様な方法で絶縁膜143にコン タクト144を形成する。

(k) との絶縁膜143の上面に0.1~1.0µmの厚さのボ リシリコンまたはアモルファスシリコンからなるシリコ ン膜をLP・CVD法、P・CVD法、電子ビーム蒸着法、スパッ タ法等により積層し、その後熱処理を施し結晶化シリコ ン膜とする。上記シリコン膜を結晶化する方法として は、600°C付近の温度で熱アニールするか、または、電 子ビームあるいは紫外線レーザビームを短時間(1nsec 以下) 照射し、シリコン溶融点付近まで昇温する。シリ コン結晶化の後、第2のドライブセル層1216としてのプ レーナー型TFT (Thin Film Transistor) を形成する領 域以外のシリコン膜をフォトエッチングにより除去し、 TFTのしきい値(VT)制御用チャンネルドープ(低濃度 イオン注入)を行なう。さらに、TFTのソース電極、ド 40 レイン電極が接続される領域にAsまたはPの不純物を高 との際、注入した不純物を活性化するために600℃以上 の熱アニールをおとなうが、この熱アニールで強誘電体 薄膜3の結晶化アニールを兼ねることができる。

(1) Al, AlSi, AlSicu等からなる導電膜をスパッタ法, 電子ビーム蒸着法等により厚さ0.1~1μmでシリコン 膜145および絶縁膜143の表面に積層し、フォトエッチン グにより不要部を除去してソース電極146およびドレイ ン電極147を形成する。このソース電極146およびドレイ たソース電極146はコンタクト144を介して第2ストライプ電極5と接続されている。

(m) TFTのゲート用絶縁膜をCVD法により積層し、フォトエッチングにより不要部を除去してゲート絶縁膜148を形成する。この絶縁膜148の材料としては、Si,N,,SiO,,Ta,O,等が利用できる。

(n) このゲート絶縁膜148の表面上にAl,AlSi,AlSiCu等からなる導電膜をスパッタ法、電子ビーム蒸着法等により厚さ0.1~ l μmで積層させ、フォトエッチングにより不要部を除去しゲート電極149を形成することによりTFTが完成する。なお、ゲート電極149,ソース電極146 およびドレイン電極147をAlまたはAl合金として説明したが工程(a)で示した材料でもよいことは勿論である。

(o)必要に応じてTFTの表面をSi,N,,PSC等のパシベーション膜150で被覆する。

以上の工程によりドライブセル層を用いた強誘電体メ モリが完成する。

なお、第33図で説明した強誘電体メモリの製法ではSi 基板上にドライブセル層、第1ストライブ電極、強誘電 20 体薄膜、第2ストライブ電極、ドライブセル層を順次積 層しているが、強誘電体薄膜の結晶性を高めるために、まず、Si単結晶等からなる基板上に強誘電体薄膜を形成し、この薄膜の片面に一方のストライブ電極およびドライブセル層および支持体を形成し、単結晶基板を除去したのち、反対側のストライブ電極、ドライブセル層を形成するようにしてもよい。さらに、強誘電体薄膜を積層する前に強誘電体薄膜と結晶対象性および格子定数の近い材料、例えば、MgO等の薄膜を一層または多層積層するようにしてもよい。このようにすることにより強誘電 30 体薄膜の結晶性、配向性を向上することができる。

また、この実施例では、第1,第2ストライプ電極4,5 に対してそれぞれドライブセル層121a,121bを設けたが、第34図または第35図に示すように第1ストライプ電極用のドライブセル122と第2ストライプ電極用のドライブセル123を交互に配設してドライブセル層121を1層で形成してもよい。このようにすると、単位面積当りのメモリセルの密度、すなわち記録容量は小さくなるが、ドライブセル層121の形成が1回ですむので製造工程が短縮される。

また、基板にSiを用いたので、第1のドライブセル層 121aをMOSFETとしたが、基板にガラス等の材料を用いたときは、第1のドライブセル層121aを第2のドライブセル層121bと同様にTFTとしてもよい。また、上記実施例ではプレーナー型TFTとして製造工程を説明したが、第36図(a)~(c)に示したような他の型のTFTを用いてもよい。第36図(a)は逆プレーナー型、(b)はスタガー型、(c)は逆スタガー型をそれぞれ表しており、第33図に示したプレーナー型TFTと同一の部材には同一の符号を付している。

20

次にドライブセル層の具体的な実施例について説明する。

第37図は半導体スイッチをMOSトランジスタとしたときのドライブセル層の一部の結線図である。

図からわかるように、マトリクス状に配設された各ト ランジスタのドレイン電極Dは縦方向に共通の端子Vdi (i=1,2,…) に接続され、ゲート電極Gも同じように 横方向に共通の端子Vqi(i=1,2,…)に接続されてい る。また、ソース電極Sの端子は各ドライブセルごとに 独立して設けられている。そして、ドレイン電極の端子 Vdi、ゲート電極の端子Vgi、ソース電極は、第14図に示 した、共通電極6、コントロール部58、ストライプ電極 60にそれぞれ接続されている。第38図は上述のようにし て製造された強誘電体メモリのドライブセル層の一部を 表す平面図である。図に示すように縦方向に延在された ドレイン電極124と、横方向に延在されたゲート電極125 が互いに直交するように列状に設けられてマトリクスを 形成し、ドレイン電極124とゲート電極125に囲まれた中 にソース電極126が配設されている。第38図において破 線で囲まれた部分が1つのドライブセル120を示し、こ の実施例では1個分のスイッチで1つのドライブセルを 構成している。また、第39図に示したように、ドライブ セルをずらさずにソース電極上で接点部120aをずらし て、ストライプ電極と接続できるように、ソース電極12 6を逆コの字状に形成して面積を広くしている。これに 対して、第40図はドライブセル120をストライブ電極の ピッチ分ずらしたときのストライプ電極4との配置を示 す図である。このようにドライブセルをずらしてストラ イブ電極と接続するときはソース電極の面積を特別大き くする必要はなく、図に示すように単なる長方形であ

次に、半導体スイッチを第23図で示したCMOSトランジ スタとした場合の実施例を説明する。第41図は1個のCM OSトランジスタを示す平面図である。Tr, ~Tr, の4つの CMOSトランジスタを同一基板上に作り込むために第23図 に示した配置とはTr,とTr,を逆に配置している。Tr,,Tr ,のソース拡散層160.161に挟まれて、Tr., Tr,の共通ド レイン拡散層162が設けられ、この各拡散層に対向する ように、Tr., Tr., の共通ドレイン拡散層163,164なよびTr 40 1,Tr4の共通ドレイン拡散層165が対称的に設けられてい る。そして、Tr,ソース拡散層160とTr,,Tr,の共通ドレ イン拡散層に跨がってTr,のゲート電極が166が積層され ている。同様にして、Tr.,Tr.,Tr.のゲート電極167,16 8,169がそれぞれのソース拡散層とドレイン拡散層に跨 がって積層されている。ととで、Tr,とTr,のゲート電極 は接続され、1本の電極で構成されている。また、Tr. ソース拡散層160とTr。ソース拡散層163がT字状のVin電 極170により接続されており、また、Tr., Tr.のソース拡 散層161,164と共通ドレイン拡散層162,165はH字状のVo 50 ut電極171によりそれぞれ接続されている。上記Vin電極

30

170、Vout電極171がそれぞれ第14図に示した共通電極6 (7) ストライプ電極4 (5) に接続される。Tr,,Tr, のゲート電極166,169とl本になっているTr。,Tr,のゲー ト電極167,168は、互いに逆相の信号が入力されるよう にそれぞれコントロール部58亿接続されている。第42図 (a) (b) はそれぞれ第41図のA-A′断面図、およ び、B-B'断面図である。この断面図に示すようにTr ,,Tr,側ではn型の基板172にPウェル拡散層173を設 け、その中にn⁺のソース、ドレイン拡散層163,164,165 を設けており、Tr.,Tr.側は同じn型基板172上にf゚のソ ース、ドレイン拡散層160、161、162を設けている。第43 図はドライブセルを1行毎にずらしたときの結線図を示 す。図から明らかなようにVin電極170は縦方向に共通の 端子V₄ (i =1,2,…) に接続され、Tr₄,Tr₄のゲート電 極は横方向に覆通の端子G, ,G, , (i = 1,2,…) に接続 され、Tr., Tr,の共通ゲート電極も同じく横方向に共通 の端子Gi (i=1,2,…) に接続されている。また、vo ut電極は各ドライブセル毎に独立している。そして、端 子V,は共通電極6に接続され、端子Gi、G...、Ciはそ れぞれコントロール部58に接続されている。

この実施例の回路で、例えば、破線で示したドライブ セル120を選択するには、ゲート電極の端子G、G、G、 に互いに逆相の信号を印加すると同時に、選択回路(図 示せず) により選択した端子V,に信号を印加する。

なお、上記の例ではいずれもゲート電極およびドレイ ン電極が複数のスイッチで共通となっているので、ゲー トバルスを加えてスイッチのON・OFFを切換えるだけで なく、リードパルス、ライトパルスを加えるドレイン電 極を選択するように、共通電極とドレイン電極の端子Vd iとの間にドレイン電極を選択するための回路(図示せ ず) が設けられている。

上記ドライブセル層を用いた実施例では、いずれも強 誘電体薄膜を1層とした例で示したが、これを積層した 積層型のメモリとしてもよいことはもちろんである。こ のとき、ドライブセル層を用いた積層型の強誘電体メモ リとするには、上述の第33図で示した製造工程(o)で 設けたパシベーション膜150を平坦化し、工程(c)~ (o)をくりかえすことで容易に達成できる。第44図 は、とのようにして作製された積層型強誘電体メモリの 一例を示す断面図である。図において、積層された2つ 40 の強誘電体薄膜3a,3bの間に設けるドライブセル層121は 共通に利用するように1層のみ設けているが、別々に設 けてもよいことは勿論である。

また、上述の第33図で示した製造方法では、基板上に ドライブセル層、ストライブ電極、強誘電体薄膜、スト ライブ電極、ドライブセル層の順に順次積層した構成と しているが、工程(g)の状態の素子と工程(h)の状 態の素子、すなわち、第45,46図に示すように、基板2 上にドライブセル層121bと、ストライプ電極5を設けた 素子190と、基板2上にドライブセル層121aと、ストラ

22

イブ電極4 および強誘電体薄膜3を設けた素子191の2 種類の素子を別途に製造し、この2種類の素子をストラ イブ電極が互いに直交するように重ね合わせて接合した 単層のメモリ構成としてもよい。これにより、このメモ リの製造プロセスを簡略化して、量産性を向上すること

なお、この発明は上記実施例に限定されるものではな く種々の変形、変更が可能である。

例えば、上記実施例ではいずれも強誘電体薄膜を挟ん で第1、第2ストライプ電極を積層しているので、分極 方向は積層方向と同じ方向(図の縦方向)となっている が、分極方向を積層方向に対して直交する方向(図の横 方向)としてもよい。第47図(a), (b)は、このよ うな分極方向を横方向とした実施例を説明するための図 である。第47図(a)は基板2上に形成した強誘電体薄 膜3にエッチング等で規則的に複数の孔を設け、この孔 の中に第1,第2ストライブ電極4,5を交互に埋設すると とによりストライプ電極4,5で強誘電体薄膜3を挟むよ うにして、図の矢印方向に分極させるようにしたもので 20 ある。このように構成すると、ストライプ電極上に強誘 電体薄膜を設けるのではなく、基板上に直接強誘電体薄 膜を形成できるので、基板に上述したような結晶性、格 子定数の近い単結晶基板を用いることにより、結晶性お よび配向性に優れ、分極性能が高い強誘電体薄膜が得ら れる。第47図(b)は第1ストライプ電極4および第2 ストライプ電極5を絶縁層を介して互いに直交するよう に、基板2上に形成された強誘電体薄膜3の一方の面に 積層し、この第1ストライブ電極4および第2ストライ プ電極5との間の強誘電体薄膜3を矢印の方向に分極さ せるようにしたものである。この実施例をにおいても上 述の実施例と同様に基板上に直接強誘電体薄膜を形成す るので、より完全な結晶性を有する薄膜が得られるとと もに、成膜した強誘電体薄膜に対してエッチング等の加 工を施す必要がないため薄膜の結晶性を乱すことなく、 髙品質のメモリ膜を得ることができる。

さらに、上記実施例においてはいずれも、強誘電体薄 膜3および第1.2ストライプ電極4.5を同一平面として積 層しているが、第48図に示すように、第1ストライプ電 極4 および強誘電体薄膜3 を凹状に形成し、この凹部内 に挿入されるように第2ストライプ電極5を凸状にして もよい。このようにすると、1つのメモリセルの対向す る電極間面積が大きくなり、静電容量が増えて、信号の SN比が向上し、読取りが容易になる。

また、第49図に示すように、第1,2のストライプ電極 4,5に対してそれぞれ複数の共通電極6,7及び切替手段8, 9を設けてもよい。図では共通電極6.7及び着替手段8.9 をそれぞれ3列ずつ平行して設け、ストライプ電極4,5 を3本おきに接続するようにしている。この時、接続し ないストライプ電極4,5と、共通電極の間には、絶縁層6 50 5が設けられている。このように共通電極6,7及び切替手 段8,9を複数設けることにより、単層の強誘電体メモリ においてもパラレルにデータをリードライトすることが できる。

[発明の効果]

以上実施例に基づいて説明したように、この発明によれば、強誘電体メモリの情報記録位置を常に特定することが可能で、さらに、強誘電体メモリの隣接する記録位置からのクロストークを防止してSN比を向上させ、選択した記録位置に対する情報の記録、読出しを確実かつ高速に行うことのできる強誘電体メモリを提供することができる。

【図面の簡単な説明】

第1図はこの発明の一実施例を説明するための説明図、 第2図(a)~(i)はこの実施例の強誘電体メモリの 製造過程を示す図、第3図はこの実施例の強誘電体メモ リデータをリードライトする助作を説明するための説明 図、第4図~第6図はそれぞれ積層型強誘電体メモリの 実施例を示す図、第7図は積層型強誘電体メモリを用い たメモリカードを示す図、第8図はデータのリードライ トをパラレルで行なうときの配線状態を説明するための 20 説明図、第9図はデータのリードライトをパラレルで行 なうときの光ビームの照射状態を示す図、第10図は強誘 電体メモリのリードライトに使用される発光素子アレイ を示す図、第11図は第10図の発光素子アレイを用いたリ ードライト装置を説明するための説明図、第12図~第14 図は強誘電体メモリの他の実施例を説明するための説明 図、第15図~28図はとの発明の強誘電体メモリにおいて クロストークを防止する手段を講じた実施例を説明する ための図であり、第15図はこのクロストークを防止する 手段を設けた強誘電体メモリの一実施例を説明するため の図、第16図はこの実施例における等価回路を示す図、 第17図はクロストークを防止する他の実施例を示す図、 第18図はこの実施例の等価回路を示す図、第19図~23図 は上記実施例に用いられる切換手段の具体的な構成を示 す図、第24図~26図は書込み時のクロストークを防止す*

* る実施例を説明するための図、第27,28図は上記実施例 に用いられる出力側増幅器の具体的な回路を示す図、第 29図〜第46図はドライブセル層を用いた実施例を説明す るための図であり、第29図はドライブセル層を用いた強 誘電体メモリの一実施例を示す分解斜視図、第30図はド ライブセル層の一例を示す図、第31図はこのメモリの部 分断面図、第32図はドライブセル層の他の例を示す図、 第33図(a)〜(o)はこのドライブセル層を用いた強 誘電体メモリの製造工程の一例を説明するための図、第

24

誘電体メモリの製造工程の一例を説明するための図、第
10 34,35図は2つのストライプ電極用のドライブセル層を
示す図、第36図(a)~(c)はそれぞれ逆ブレーナー
型TFT,スタガー型TFT,逆スタガー型TFTを示す図、第37
~40図は半導体スイッチをMOSトランジスタとしたとき
のドライブセル層を説明するための図、第41~43図は半
導体スイッチを第23図で示したCMOSトランジスタとした
ときのドライブセル層を説明するための図、第44図はド
ライブセル層を用いた積層型の強誘電体メモリを示す
図、第45,46図はドライブセル層を用いた強誘電体メモ
リの他の製法を示す説明するための図、第47図(a),

(b)は分極方向を積層方向に対して直交する方向とした実施例を説明するための図、第48図は1つのメモリセルの対向する電極間面積を増加させる実施例を説明する図、第49図は第1図に示した強誘電体メモリの共通電極を複数枚とした他の実施例を示す図、第50図は強誘電体材料のヒステリシス特性を示す図、第51図は従来の強誘電体メモリを示す図である。

1……強誘電体メモリ、2……基板

3……強誘電体薄膜、4……第1ストライプ電極

5……第2ストライプ電極、6.7……共通電極

8,9……切替手段(光導電体、半導体スイッチ)、21……メモリセル

15,16,28,29……光ビーム照射手段


100,101,102……積層型強誘電体メモリ


103……メモリカード


120……ドライブセル,121……ドライブセル層


【第1図】

【第7図】












【第15図】







【第17図】




【第21図】




【第23図】




【第35図】




【第46図】




【第22図】







【第24図】




【第25図】




【第26図】




【第27図】




【第38図】




【第40図】





【第28図】



12ia








76 71 75 74 73 72

【第51図】

【第49図】



フロントページの続き

(72)発明者	今出 愼一 東京都渋谷区幡ケ谷2丁目43番2号 リンパス光学工業株式会社内	才	(56)参考文献 特開 昭60-75821(JP, A) 特開 昭59-155880(JP, A)
(72)発明者	生田 英嗣		
	東京都渋谷区幡ケ谷2丁目43番2号	才	(58)調査した分野(Int.Cl. [®] , DB名)
	リンバス光学工業株式会社内		G11C 11/22
(72)発明者	柳沢 一向		G11C 11/42
	東京都渋谷区幡ケ谷2丁目43番2号	オ	G11C 13/00
	リンバス光学工業株式会社内		G11C 11/34
			G09G 3/00
審査官	和田財太		H01L 27/10